当前位置：
首页 资源下载
搜索资源 - VHDL Memory Controller
搜索资源列表
-
0下载：
RISC状态机由三个功能单元构成：处理器、控制器和存储器。
RISC状态机经优化可实现高效的流水线操作。
RISC 中的数据线为16位。
在数据存储器中的0到15的位置放置16个随机数，求16个数的和，放在数据存储器的16、17的位置，高位在前
对这16个数进行排序，从大到小放置在18到33的位置
求出前16个数的平均数，放在34的位置
基本指令有NOP, ADD, SUB, AND, RD, WR, BR,BC。
因为采用16位指令，有扩充的余地。-RISC
-
-
0下载：
使用VHDL语言编写的简易数字存储示波器，用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809，存储器使用6264，显示使用DAC0832。-The design of the chip as a high-speed signal ADC0809 the A/D converter, SRAM6264 memory for data storage after sampling, DAC0832 chip as a signal of D/A
-
-
0下载：
A VHDL logical example of memory delay controller -A VHDL logical example of memory delay controller
-
-
0下载：
第一章到第五章的代码
本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
-
-
0下载：
简单的cpu设计，包括memory，alu运算器，comp比较器以及控制器control，寄存器register等的vhdl编写的程序。-A simple cpu design, including memory, alu arithmetic logic unit, comp comparator and controller control, such as vhdl register register write programs.
-
-
0下载：
sdram_controller_latest.tar.gz -it is memory DDR controller, but it has 8 bit only data bus wide ,and hasn’t independents clock for source read-write data and ddr + controller size. Wrote on the VHDL language.-sdram_controller_latest.tar.gz -it is me
-
-
0下载：
设计并实现一个4X8键盘接口控制器，含有时序产生电路、键盘扫描电路、弹跳消除电路、键盘译码电路、按键码存储电路、显示电路。要求：当按下某一键时，在数码管上显示该键对应的键值-Design and implement a 4X8 keypad interface controller, with timing generator circuit, the keyboard scanning circuit, bounce elimination circuit, the keyboard deco
-
-
0下载：
电梯控制器VHDL程序，包含记忆，上升，下降，停站等功能，以及超载，故障后报警功能.rar-Elevator controller VHDL program, including memory, up, down, stop and other functions, and overloading, failure alarm. Rar
-
-
0下载：
Intel Strata Flash Memory (P30)接口控制器的VHDL源代码-Intel Strata Flash Memory (P30) interface controller of the VHDL source code
-
-
0下载：
MIPS CPU with Mulicycle Datapath. This is a custom RISC processor implemented to achieve the function of "lw, sw, add, sub, and, or, beq, j"
Mem.vhd - memory
buffer.vhd - buffer
ALUcon.vhd - Alu controller
pc.vhd - program counter
REG - reg
-
-
0下载：
Package consists of two pdf files:
i)cdr project: theory and implementation of vhdl
ii)I2C bus controller: xilinx implementation of uC interface on CPLD
Package consists of 7 vhdl files:
string_detector: detects the continuous string of 11
-
-
0下载：
在VHDL开发环境中，实现单片机的cpu的控制器，从存储器中逐条取指令，并进行译码，通过控制电路，完成各种指令操作-In VHDL development environment, to achieve single-chip controller cpu, one by fetching instructions from memory and decodes the control circuit, complete a variety of instruction
-
-
1下载：
设计一个模型机，具体设计要求如下：
（1）设计指令系统，要求有取数指令、加法指令、跳转指令、停机指令等
（2）设计指令格式、微指令格式 、微程序 、时序电路 、数据通路，完成cpu的设计。
（3）利用模块化设计，分别设计存储器模块、运算器模块、时序电路模块、微程序控制器模块、显示模块等，最后进行系统的顶层设计，完成复杂模型机的设计与实现测试
（4）根据任务，完成主程序的设计，同时把主程序翻译成目标代码，写入主存，仿真下载测试。(Design a model machine, th
-
